②找到STDcell的GDS文件，將GDS流放入STDcell符號庫，合並成壹個庫。
①上圖中的CellName.txt路徑替換為當前STDcellName列表的路徑。Csm18ic被當前的STDcell庫名稱替換。
STDcellName的列表文檔采用以下格式:
②在凱登CIW加載“* * * * */copyview.il”。刷新庫可以看到STDcell的cellView下生成了壹個spectre。
③向每個STDcell的spectre添加端口信息。
在上圖中，CellName.txt路徑被替換為當前STDcellName列表的路徑。用當前STDcellPort列表的路徑替換CellPort.txt路徑。Csm18ic被當前的STDcell庫名稱替換。
④在凱登CIW加載“* * * * */fillport.il”。刷新庫可以看到STDcell的cellView中的每個spectre都有端口信息。
運行模擬
①修改STDcell的cdl中的電源和接地信息。有時候cdl用1做電源，用0做接地。這時候就要把1改成vdd了！，0改為gnd！(電路中的名稱應該和cdl中的名稱完全壹致)。STDcell中的電源和接地必須設置為全局。以下cdl示例:
②創建變頻器的原理圖測試。如下圖:(設置電源電壓)
③啟動-> ADE L進入模擬設計環境，點擊setup->在模型庫中設置STDcell所需的lib信息和cdl信息。單擊“確定”運行模擬。設置如下圖:
(4)檢查輸出信號波形圖，檢查結果是否正確。在結果-& gt；直接點->；主窗體下圖顯示了方波輸出信號圖:
①篩選出STD cell name . txt；來自STDcell.cdl
$ grep ' SUBCKT ' STDcell.cdl & gt測試. txt
$ cat test . txt | awk“{ print $ 1 }”& gt；STDcellName.txt
②stdcellport . txt；是從STDcell.cdl中篩選出來的；
$ cat test . txt | awk ' { print $ 1，$2，$3，$ 4……} ' & gt；STDcellPort.txt
(cdl中的最大管腳數的值是打印輸出的最大$的值，“”表示每個管腳用空格隔開，不能省略)。
③遇到cadence不同版本的信息轉換問題時。本項目符號庫信息從CDB轉移到OA。
在cadence中創建壹個文件夾，例如CDB。把需要安裝和替換的lib放在這個文件夾裏，創建壹個cds.lib，把所有需要轉換的lib都添加到這個文件裏。格式如下:
定義？庫名？庫_路徑
在cadence61 CIW中，工具是->；轉換工具箱->；CDB到OpenAccess翻譯器