使用集成電路作為時鐘。

數字鐘是壹種利用數字電路技術實現時、分、秒計時的裝置。與機械鐘相比，它具有更高的準確性和直觀性，並且沒有機械裝置，使用壽命更長，因此得到了廣泛的應用。數字鐘在原理上是典型的數字電路，包括組合邏輯電路和時序電路。目前數字鐘的功能越來越強，有很多種專門的大規模集成電路可供選擇。從學習的角度，主要介紹了用中小規模集成電路設計數字鐘的方法。經過數字電路設計課程的系統學習，特別是組合邏輯電路和時序邏輯電路的學習，使我們具備了設計小規模集成電路的能力。有了這個設計的機會，我們可以充分地將所學應用到實踐中去。本課程的設計要求設計壹個數字鐘。基本要求是數字鐘的時間周期為24小時，數字鐘顯示時、分、秒，數字鐘的時間基準為現實生活中時鐘對應的壹秒。擴展涉及自動報警、自動鳴響、定時廣播、定時開關路燈等。因此，研究數字鐘並拓展其應用具有重要的現實意義。1設計目的1。掌握數字鐘的設計、組裝和調試方法。2.熟悉集成元件的選擇和集成電路芯片的邏輯功能和用法。3.母板結構及其布線方法。4.熟悉模擬軟件的使用。2設計要求及指標2.1基本功能1)時鐘顯示功能，能正確顯示“時”、“分”、“秒”。2)具有快速校準時、分、秒的功能。3)由555定時器和RC組成的多諧振蕩器產生標準頻率(1Hz)的方波脈沖信號。2.2擴展功能1)晶體振蕩器產生標準頻率(1Hz)的脈沖信號。2)具有整點報時功能。3)具有鬧鐘功能。4) .....3.方案的論證和比較本設計方案采用555多諧振蕩器產生1HZ的信號。可以通過改變相應的電阻和電容值來微調頻率，不需要使用分頻器對高頻信號進行分頻，使電路變得復雜。雖然這種振蕩器不如應時晶體穩定準確，但由於其設計方便，操作簡單，已成為設計中的首選。但與實驗中使用的555芯片產生的脈沖相比，晶體振蕩器產生的脈沖信號更加穩定，通過電壓表的測量可以很好地觀察到。同時可以更多的連接到顯示器上的預定值，受外界環境幹擾更小，壹定程度上比555芯片產生的信號要好。我們組還設計了兩個信號發生電路，555和晶體振蕩器。(本實驗報告重點介紹按原方案設計的555電路。) 4.系統設計框圖數字定時器壹般由振蕩器、分頻器、計數器、解碼器、顯示器等部分組成。在本設計中，555振蕩器及其相應的外部電路構成了壹個標準的秒信號發生器，計時系統由不同系統的計數器、解碼器和顯示器組成。秒信號送至計數器計數，累計結果顯示為“時”、“分”、“秒”。“小時”顯示器由十六進制計數器、解碼器和顯示器組成，“分”和“秒”顯示器分別由十六進制計數器、解碼器和顯示器組成。其原理框圖如圖1.1所示。5.電路原理分析:5.1的數字鐘實際上是壹個計數電路，對標準頻率(1HZ)進行計數。由於計數的起始時間不能與標準時間壹致，所以需要在電路中增加壹個時間校準電路，1HZ的標準時間信號必須準確穩定。這裏，555振蕩器用於形成1Hz的信號。數字鐘原理框圖(1.1)5.1.1由555個定時器組成的振蕩器電路向數字鐘提供頻率為1Hz的方波信號。其中OUT是輸出。5.1.2時間計數電路時間計數電路由二位和二位十進制計數器、分十進制計數器和時間十進制計數器電路組成，其中二位和二位十進制計數器、分十進制計數器和十進制計數器為60進制計數器，而根據設計要求，時位和十進制計數器為24進制計數器。5.1.3分頻器電路通常，數字計數器通常，實現分頻器的電路是計數器電路，壹般由多級二進制計數器實現。例如32768Hz振蕩信號對1hz的分頻倍數為32768()，即實現這種分頻功能的計數器相當於15個二進制計數器。5.1.4振蕩器電路由555個定時器組成的多諧振蕩器開啟後，電容C1充電。當電壓上升到壹定值時，集成三極管導通，然後電阻和三極管放電，連續產生壹定周期的脈沖。可以通過改變電路中器件的值來微調脈沖周期。5.1.5數字鐘計數顯示控制在設計中，我們采用74**160十進制計數器來實現計數功能。實驗中主要使用160的復位功能(特點:消耗壹個時鐘脈沖)和清零功能(特點:不消耗時鐘脈沖)。當上壹級160控制下壹級160時，通過組合電路(主要用與非門)實現。在連接電路時，要註意和強調使能端子的連接，這將影響整個電路的工作與否。電路的控制原理如下:秒由單位進位到十進制:0000-0001-0010-001-0100-01065438+。8+0001實現了單個位的計數，采用設置數字的方式(使用RCO口)。當電路計數到1001時，用壹個雙輸入與非門連接上壹級輸入的高階和低階輸出，作為下壹級的信號，從而實現第二區單比特和十比特的顯示和控制。值得註意的是，在設計中連接了與非門而不是與門，目標是產生時鐘脈沖。實現正確顯示。從二區到區的顯示控制:基本原理同上。時區從十位數到壹位數顯示第二個時區時:0000-0001-0011-0100-065438+。分區顯示和全電路反饋清零:當數值顯示達到:23: 59時，應實現清零工作，反饋清零采用CLR清零法。具體來說，連接到控制端的9、5、3、2用十六進制表示，非門的輸出信號反饋到每個160芯片的清零端(CLR)，可以清零。5.2時間調整功能的實現，需要在再次接通電源或行走有誤差時，對時間進行校正。通常校正時間的方法是:先切斷正常計數通道，然後手動觸發計數或將頻率較高的方波信號加到需要校正的計數單元的輸入端，校正後轉入正常計時狀態。根據要求，數字鐘應具有分鐘校正功能，因此，應切斷多位直接計數通道，用壹個能隨時在正常計時信號和校正信號之間切換的電路接入。實驗過程中使用開關(普通開關)進行高低電平切換，手動給定所需的高低電平實現脈沖的供給，將脈沖提供給所需的輸入(CLK)端口實現時間校準。在模擬過程中，可以正常校準時間，達到預定效果。但是，當我們進入實際的電路連接時，使用開關(手動線觸)就不再像模擬那樣準確了。原因是使用普通開關，手動給CLK端口壹個脈沖信號，在手動產生脈沖信號的過程中造成了幹擾，即相當於產生了多個脈沖信號來給需要的數碼管計時。因此，模擬的精確效果達不到。但在實驗中，通過改進電路的定時方式，不再使用手觸開關產生脈沖信號(如果需要使用手觸開關，則需要使用鎖存器消除抖動，以實現脈沖產生時的正常定時)，而是使用信號發生器提供信號，在相應的CLK端口給需要定時的數碼管提供脈沖信號來實現定時，比手觸開關方式要好。