1. 單選
1.已知“a=1'b1;b=3'b001;”,那麽{a,b}=（）
A3'b001
B3'b101
C4'b0011D4'b1001
解析：位拼接運算符{}，用這個運算符可以把兩個或多個信號的某些位拼接起來進行運算操作。已知“a=1'b1;b=3'b001;”,那麽{a,b}=4’b1001, {b,a}=4’b0011, {4{a}}=4’b1111, {b,4{a}}=7’b001_1111。
正確答案：D
2.描述組合邏輯時，當if語句不需要有else分支時，不寫else分支，可以節省面積（）
A正確B錯誤
解析：在描述組合邏輯時，只有if沒有else，會生成鎖存器，並不會節省面積。
正確答案：B
3.reg [255:0] mem [31:0];該聲明定義了壹個位寬為32bits，深度為256的memory（）
A正確B錯誤
解析：該聲明定義了壹個位寬為256bits，深度為32的memory。
正確答案：B
4.現有表達式expr=cond_expr?expr1:expr2，如果cond_expr為x或者z，expr1=1001;expr2=1010，則expr應為（）
A1010
B10xx
C1001D101x
解析：如果cond_expr為1，則expr=expr1；如果cond_expr為0，則expr=expr2；如果cond_expr為x或者z，那麽使用如下表將expr1和expr2的結果逐位合並，計算最終結果。結果為10xx。
?（圖片取自IEEE Standardfor Verilog Hardware Description Language）
正確答案：B
5.同步時序電路的狀態只在統壹的時鐘脈沖控制下才同時變化壹次，如果時鐘脈沖沒有到來，即使輸入信號發生變化，電路的狀態仍不改變（）
A正確B錯誤
解析：時序邏輯電路有兩種形式：壹是同步時序電路，電路狀態只在統壹的時鐘脈沖控制下才同時變化壹次，如果時鐘脈沖沒有到來，即使輸入信號發生變化，電路的狀態仍不改變；二是異步時序電路，電路狀態變化不是同時發生的，它沒有統壹的信號脈沖，輸入信號的變化就能引起狀態的變化。
正確答案：A
6.如下壹個分頻電路，觸發器DIV_FF的建立時間為2ns，保持時間為2ns，邏輯延時為6ns，反相器INV_1、INV_2的邏輯延時為2ns，連線延時為0。那麽該電路正常工作的最高頻率為多少？（）
解析：最小時鐘周期= DIV_FF的邏輯延時+INV_2的邏輯延時+DIV_FF的建立時間=10ns，所以最高頻率為100MHz。
正確答案：100MHZ
7.循環表達式的循環次數必須為常數（）
A正確B錯誤
解析：循環表達式的循環次數必須為常數、變量或者表達式！
正確答案：B
8.下面哪種異步處理的方法完全正確 （）
A在對數據總線進行異步處理前轉化成Gray Code，然後打拍處理，同步後再轉換成原碼
B在模塊A，有兩個控制信號通過正確的同步方法把兩個信號進行同步到B時鐘域，但是在B時鐘域，對這兩個同步過來的信號進行了邏輯運算，得到另外壹個信號
C實現異步FIFO時，在地址穿越時鐘域前轉化成Gray CodeD單比特信號在跨越時鐘域前不需要寄存器輸出
解析；在對數據總線進行異步處理時不能轉化成格雷碼然後打拍處理，例如，先後兩個時鐘周期分別傳過來4’0001,4’0100,轉化為格雷碼分別為4’b0001,4’b0110,這兩個數據有3位不同，不能進行打拍處理（只有當相鄰兩個時鐘周期最多變化1位的情況下才可以進行打拍處理）所以A錯誤；B選項，應該先進行邏輯運算，然後將結果通過正確的同步方法同步到B時鐘域；C選項正確；D選項，在跨越時鐘域之前應該先寄存壹拍。
正確答案：C
9.下列降功耗措施哪個可以降低峰值功耗（）
A大幅度提高HVT比例
BMemory shut down
CPower gatingD靜態模塊級Clock gating
解析：Memory shut down，Power gating是將暫時不用的部分關閉Power，主要降低靜態功耗；Clock gating是將暫時不用的部分切斷時鐘，切斷時鐘後信號不翻轉，所以會降低信號翻轉率，主要降低動態功耗；峰值功耗指的是最大功耗，可以想象，當各個模塊都在工作時並且正好翻轉到NMOS和PMOS都處於開啟狀態時（也就是短路狀態下），芯片的功耗是最大的，而由HVT（高閾值電壓）的器件組成的電路的短路電流是小於由LVT（低閾值電壓）的器件組成的電路的短路電流的，所以大幅度提高HVT的比例，可以降低峰值時的電流，所以可以降低峰值功耗。
正確答案：A
10.如下Modelsim命令在Testbench中的執行順序正確的是（）
Avlib、vmap、vsim、vlog
Bvlog、vlib、vmap、vsim
Cvlib、vmap、vlog、vsimDvlib、vlog、vmap、vsim
解析：vlib是建庫命令，vmap是映射庫命令，vlog是編譯命令，vsim是啟動仿真器命令。例：
vlib work
//建立work庫
vmap work work ?
//映射庫
vlog cnt_tb.v cnt.v ?
//編譯cnt_tb.v?cnt.v
vsim cnt_tb/vsim cnt ?
//啟動仿真器，運行仿真
正確答案：C