本文提出了壹種新的數字平方環電路，實現了從BPSK信號中提取相幹載波的功能。該方法簡單易行，並對其進行了數學推導和建模仿真，具有很好的實用價值。
1鎖相環的結構
鎖相環(PLL)由鑒相器(PD)、環路濾波器(LF)和數控振蕩器(NCO)組成，如圖1所示。
相位檢測器通常由乘法器實現。鑒相器輸出的相位誤差信號經環路濾波器濾波後作為數控振蕩器的控制信號，數控振蕩器的輸出反饋給鑒相器，在鑒相器中與輸入信號進行比較。PLL是壹個相位負反饋系統。當PLL被鎖定時，數控振蕩器的輸出信號的相位將跟蹤輸入信號的相位變化。此時，數控振蕩器的輸出信號的頻率等於輸入信號的頻率，但相位保持微小誤差。
二方環法的工作原理
在平方環路載波恢復電路中，BPSK信號的頻譜分量是平方後載波頻率的兩倍，這個分量由PLL提取，然後除以二得到載波頻率分量，如圖2所示。
由於鑒相器由乘法器實現，鑒相器輸出的相位誤差信號為:
其中KD = kpa/4。環路濾波器的輸出只與數控振蕩器的輸出和輸入信號的相位差有關，通過控制電壓來精確調節數控振蕩器。顯然，當本地恢復的同相載波和調制載波達到相同的頻率和相位時，△φ=0。因此，解調的關鍵是調整NCO輸出信號的頻率和相位，使其最終滿足△φ=0或在很小的範圍內，即相幹解調的本地載波同步問題。鎖相環工作時可以鎖定在任何穩定的平衡點。這意味著恢復的相幹載波可能與期望的理想本地載波同相或反相。由於本地參考載波具有0，π的模糊度，解調的數字信號可能具有完全相反的極性，因此1和0被反轉。這對於數字傳輸當然是不允許的。克服相位模糊最常見、最有效的方法是在調制器輸入的數字基帶信號中使用差分編碼。
3改進方環的工作原理
改進的方形環路載波恢復電路如圖3所示。DDS產生的NCO數控振蕩器可以輸出完全正交的正弦和余弦信號，並且考慮到三角函數的關系，sin(2ωcT+2△φ)= 2 sin(ωcT+△φ)cos(ωcT+△φ)，所以NCO的頻率被鎖定在載波頻率ω C，然後NCO的兩個正弦和余弦輸出通過乘法器相乘兩次，而在FPGA中實現時，只需要簡單的移位就可以完成乘除運算，輸出就是的NCO輸出由於數控振蕩器的頻率鎖定在ωc，其正弦輸出就是提取的載波，這樣就省去了兩個分頻電路。因為傳統的二分頻電路都是使用數字二分頻電路，不能保持原來的正弦波形，需要濾波器等附加電路。與改進後的電路相比，要復雜得多，實現起來也沒有改進後那麽容易。
4個回路組件
4.1相位檢測器
在鎖相環中，鑒相器(也叫相位檢測器)是壹種相位比較器件。它將輸入信號的瞬時相位與數控振蕩器的輸出信號進行比較，以產生輸出電壓。該電壓的大小直接反映了兩個信號之間相位差的大小；該電壓的極性反映了超前或滯後於數控振蕩器輸出信號的輸入信號之間的相對相位關系。可以看出，鑒相器用於完成環路中的相位差和電壓轉換，其輸出誤差電壓是瞬時相位誤差的函數。
4.2環路濾波器
環路濾波器用於衰減由輸入信號的噪聲引起的快速變化的相位誤差，並平滑由鑒相器泄漏的高頻分量，從而在其輸出端精確地估計原始信號。環路濾波器的階數和噪聲帶寬決定了環路濾波器對信號的動態響應。文獻[5]詳細分析了幾種常見環路濾波器的性能。由於壹階環路濾波器會產生穩態相位差，系統的誤差性能會降低；三階環路濾波器在實際中很難實現。二階環路濾波器在DC增益無限大、頻偏恒定的情況下仍能達到穩態，且實現難度適當，即采用二階環路濾波器，其結構框圖如圖4所示。
其中:ξ為回路阻尼系數，通常為0.707；ωn為阻尼振蕩頻率；Ts是頻率控制字更新周期；Kd為環路增益。詳細推導見參考文獻[6]。因此，環路濾波器參數設計的關鍵在於ωn和Kd。通常在設計中用濾波器的噪聲帶寬Bn來代替ωn，即:稱為ωn和ξ的鎖相環對各種性能的要求是矛盾統壹的。增加ωn和ξ可以增加捕獲頻帶，減少捕獲時間，加強對NCO噪聲的濾波，降低穩態相關性，增加同步頻帶，提高同步掃描頻率。降低ωn和ξ可以加強對輸入噪聲的濾波，延長平均跳周時間。如果壹方的性能增強，另壹方的性能就會降低，所以環路濾波器參數的合理設計可以優化系統的性能。
4.3數控振蕩器
NCO在環路中的作用是產生理想的可變頻率的正弦和余弦，具體來說就是實時產生壹個可變頻率的正弦樣本。正弦樣本可以通過實時計算產生，但在高速采樣頻率下，NCO產生正弦和余弦最有效的方法是查表法，即根據NCO的正弦和余弦相位預先計算出相應的正弦和余弦值，並以相應的相位角作為波形存儲器(ROM)的采樣地址來存儲相應相位的正弦和余弦值。NCO的相位可以通過固定頻率控制字(載波頻率)和環路濾波器輸出的累加和相加得到，即通過查找表找出波形存儲周期中存儲的波形采樣值(二進制碼)來完成相位到幅度的轉換。NCO中ROM正弦和余弦表的大小會影響輸出波形的精度。ROM正弦余弦表越大，波形輸出越好，但同時增加了硬件資源。考慮到正弦信號的對稱性，只存儲1/4的周期，即0 ~ π/2的波形，通過輸入波形ROM的地址與其輸出數據的關系，按照壹定的算法實現。
5模擬和分析
利用Simulink對改進的方形鎖相環進行了仿真。由於DDS用FPGA實現時可以直接定義為兩個正交輸出，所以在Simulink模型中，數控振蕩器的輸出只有壹個輸出。這裏，為了簡單起見，在構建PLL模型時使用了兩個數控振蕩器。為了得到正交輸出，只需將兩個數控振蕩器的相位差設置為π/2。這不僅大大簡化了建立模型的時間，而且對仿真本身沒有影響。模擬的核心部分如圖5所示。仿真條件:初始相位差為π/3；初始頻率偏移為5k Hz；；調制方式為BPSK；；符號速率為2mb/s；載波頻率為4兆赫。
仿真模型如圖6所示。其中，伯努利二進制發生器和正弦波模塊分別產生伯努利分布隨機二進制數序列和載波信號，隨機二進制數序列經過簡單變換模塊產生雙極性不歸零碼，再送入乘積模塊完成BPSK調制。因為仿真主要是為了驗證算法的可行性，所以假設在理想信道中傳輸。在接收端和解調端，用乘法器乘積1完成平方函數，也可以用絕對值模塊等非線性器件模塊代替乘法器。鎖相環的鑒相器采用Product2，鎖相環為二階環。為了驗證算法的可行性，NCO的中心頻率與傳輸載波頻率存在壹定的誤差，也可以通過仿真實驗來確定控制靈敏度。為了更好的對比仿真結果，SineWavel模塊的頻率與NCO設定的中心頻率壹致，輸出送到示波器進行觀察分析。
示波器2顯示了雙極性不歸零碼和相幹載波的乘積的輸出和沒有鎖相環的乘積的輸出。圖7為信號波形乘以載波(示波器橫坐標代表時間軸，物理符號為T，單位為S，物理量為2μS；縱坐標代表信號的強度)。為了更清楚地觀察曲線圖，圖7中的波形是在低通和采樣判定器之前的波形。從圖中對比不難看出，改進後的鎖相環能夠很好地解調信號，達到了預期的效果，通過仿真仍然可以應用於相關領域(如調制解調)，但對於有相位差和頻偏的載波，無法解調原始信號。在仿真中，如果NCO的靈敏度降低，可以觀察到PLL失鎖。示波器的量程顯示的是原雙極性不歸零碼和解調判決的輸出，如圖8所示(示波器的橫坐標代表時間軸，物理符號為T，單位為S，物理量為5μS；縱坐標代表信號的強度)。解調後的序列相比原序列略有延遲，但不難發現，改進的平方環載波恢復電路能夠準確解調調制信號，延遲是由解調模塊中的低通濾波和采樣判決引起的。
6結論
闡述了平方鎖相環的工作原理，重點討論了設計思路和過程。在通信飛速發展的今天，鎖相環被進壹步簡化。這壹思想為以後的發展提供了很大的參考價值和創新思路，使得平方環不僅適用於輸入信號載波頻率較低的環境，而且可以在更高的條件下實現。此外，方形鎖相環的結構比costas環的結構簡單。
看參考網站有插圖。